



#2

PATENT
PNDF00107

IN THE U.S. PATENT AND TRADEMARK OFFICE

RECEIVED

JAN 16 2001

Technology Center 2800

Applicant: Yuuichi TASAKI et al.

Appl. No.: 09/676,559

Group: 266

Filed: October 2, 2000

Examiner: UNASSIGNED

For: UNICAST/MULTICAST SYSTEM

L E T T E R

Assistant Commissioner for Patents
Washington, DC 20231

Date: January 10, 2001

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

<u>Country</u>	<u>Application No.</u>	<u>Filed</u>
JAPAN	11-281549	October 1, 1999

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 25-0120 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

YOUNG & THOMPSON

By 

Robert J. Patch, #17,355

RJP:mdp
PNDF00107

745 South 23rd Street, Suite 200
Arlington, Virginia 22202
(703) 521-2297

Attachment

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

1999年10月 1日

出 願 番 号
Application Number:

平成11年特許願第281549号

出 願 人
Applicant (s):

日本電気株式会社


RECEIVED
JAN 16 2001
Technology Center 2600

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年 9月 1日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2000-3069507

【書類名】 特許願

【整理番号】 49210390

【提出日】 平成11年10月 1日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 12/28

【発明者】

 【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

 【氏名】 田崎 雄一

【発明者】

 【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

 【氏名】 磯山 和彦

【特許出願人】

 【識別番号】 000004237

 【氏名又は名称】 日本電気株式会社

【代理人】

 【識別番号】 100065385

 【弁理士】

 【氏名又は名称】 山下 穰平

 【電話番号】 03-3431-1831

【手数料の表示】

 【予納台帳番号】 010700

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9001713

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ユニキャスト／マルチキャスト方式

【特許請求の範囲】

【請求項 1】 ユーザデータを基に内部セルを生成する内部セル生成部と、前記内部セルをタイミング生成部に出力し、前記内部セルのヘッダ部をインデックス検索部に出力する内部セル受信部と、

出力インデックス情報と出力ポート番号との関係をユニキャストに対しては 1 対 1 の関係で、マルチキャストに対しては 1 対複数の関係で格納する出力ポート変換テーブルと、

前記内部セル受信部より入力した前記ヘッダ部より出力インデックス情報を抽出し、該出力インデックス情報に対応する出力ポート番号を前記出力ポート変換テーブルに問い合わせ、前記出力ポート変換テーブルから得た出力ポート番号を宛先別振り分け部に出力するインデックス検索部と、

前記インデックス検索部より入力した前記出力ポート番号を基にゲート部を制御する宛先別振り分け部と、

前記内部セル受信部より入力した前記内部セルを遅延させてゲート部に出力するタイミング生成部と、

前記タイミング生成部より入力した前記内部セルを前記宛先別振り分け部による制御によりバッファに振り分けるゲート部と、

各々が前記ゲート部から振り分けられた内部セルを記憶し、前記ゲート部から内部セルを振り分けられたときスイッチング要求整理部にスイッチング要求信号を出力する複数のバッファと、

各バッファから入力される前記スイッチング要求信号を複数のバッファ間で調停して、クロスポイントスイッチのルートを決めるスイッチング要求整理部と、

前記スイッチング要求整理部により決定されたルートで前記複数のバッファに記憶された内部セルを出力するクロスポイントスイッチと、

を備えることを特徴とするユニキャスト／マルチキャスト方式。

【請求項 2】 請求項 1 に記載のユニキャスト／マルチキャスト方式におい

て、前記出力ポート変換テーブルは、前記インデックス情報がアドレスに割り当てられ、各アドレスに記憶されたデータが前記出力ポート番号であるメモリであり、前記出力ポート番号は各アドレスに記憶されたデータのビットパターンとして表現されることを特徴とするユニキャスト／マルチキャスト方式。

【請求項3】 請求項1又は2に記載のユニキャスト／マルチキャスト方式において、1つの出力ポート番号に対してユニキャスト用バッファとマルチキャスト用バッファが割り当てられ、前記ヘッダ部は、前記出力インデックス情報に加えユニキャスト／マルチキャスト識別子を有し、前記宛先別振り分け部は前記出力ポート番号に加え前記ユニキャスト／マルチキャスト識別子を基に前記ゲート部を制御し、前記ゲート部は、前記タイミング生成部より入力した前記内部セルを前記宛先別振り分け部により指定された出力ポートのユニキャスト用バッファ又はマルチキャスト用バッファに振り分けることを特徴とするユニキャスト／マルチキャスト方式。

【請求項4】 請求項3に記載のユニキャスト／マルチキャスト方式において、前記クロスポイントスイッチからの転送許可が下りたときに、前記マルチキャスト用バッファに内部セルの蓄積がある場合には、前記マルチキャスト用バッファに内部セルを優先的に前記クロスポイントスイッチに対して転送するバッファ管理部を更に備えることを特徴とするユニキャスト／マルチキャスト方式。

【請求項5】 請求項1乃至4のいずれか1項に記載のユニキャスト／マルチキャスト方式において、前記ユーザデータはIPパケット又はATMセルであることを特徴とするユニキャスト／マルチキャスト方式。

【請求項6】 請求項1乃至5のいずれか1項に記載のユニキャスト／マルチキャスト方式において、前記複数のバッファの各々はFIFO型バッファであることを特徴とするユニキャスト／マルチキャスト方式。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、IPパケットやATMセル等をユニキャスト又はマルチキャストする方式に関する。

【0002】

【従来の技術】

マルチキャストセルを処理するためのスイッチとして、特開平9-162879号公報に記載されているよう共有バッファ型のATMスイッチがある。このATMスイッチは、マルチキャスト用バッファと出力ポート毎に設けられたアドレスバッファを有し、マルチキャストセルを格納した共有バッファのアドレスポインタをマルチキャスト先のアドレスバッファに順次転送することによってマルチキャストを実現していた。また、マルチキャストセルが出力される度に1だけ減算される同報回数確認用のカウンタを設ける必要があった。

【0003】

【発明が解決しようとする課題】

このATMスイッチには次のような問題点があった。

【0004】

第1の問題点は、トラフィックにおけるマルチキャストセルの割合が増大した時のことを考慮して、上記のマルチキャスト用バッファを大きくする必要があることである。

【0005】

第2の問題点は、同報回数確認用のカウンタが零にならない限り次のマルチキャストセルの処理が開始できないため、スループットの低下を招く恐れがあることである。

【0006】

本発明は、ユニキャストセルとマルチキャストセルとを同一の回路で扱うことを可能とするユニキャスト／マルチキャスト方式を提供することを目的とする。

【0007】

【課題を解決するための手段】

本発明によるユニキャスト／マルチキャスト方式は、ユーザデータを基に内部セルを生成する内部セル生成部と、前記内部セルをタイミング生成部に出力し、前記内部セルのヘッダ部をインデックス検索部に出力する内部セル受信部と、出力インデックス情報と出力ポート番号との関係をユニキャストに対しては1対1

の関係で、マルチキャストに対しては 1 対複数の関係で格納する出力ポート変換テーブルと、前記内部セル受信部より入力した前記ヘッダ部より出力インデックス情報を抽出し、該出力インデックス情報に対応する出力ポート番号を前記出力ポート変換テーブルに問い合わせ、前記出力ポート変換テーブルから得た出力ポート番号を宛先別振り分け部に出力するインデックス検索部と、前記インデックス検索部より入力した前記出力ポート番号を基にゲート部を制御する宛先別振り分け部と、前記内部セル受信部より入力した前記内部セルを遅延させてゲート部に出力するタイミング生成部と、前記タイミング生成部より入力した前記内部セルを前記宛先別振り分け部による制御によりバッファに振り分けるゲート部と、各々が前記ゲート部から振り分けられた内部セルを記憶し、前記ゲート部から内部セルを振り分けられたときスイッチング要求整理部にスイッチング要求信号を出力する複数のバッファと、各バッファから入力される前記スイッチング要求信号を複数のバッファ間で調停して、クロスポイントスイッチのルートを決めるスイッチング要求整理部と、前記スイッチング要求整理部により決定されたルートで前記複数のバッファに記憶された内部セルを出力するクロスポイントスイッチと、を備えることを特徴とする。

【0008】

また、本発明によるユニキャスト／マルチキャスト方式は、上記のユニキャスト／マルチキャスト方式において、前記出力ポート変換テーブルは、前記インデックス情報がアドレスに割り当てられ、各アドレスに記憶されたデータが前記出力ポート番号であるメモリであり、前記出力ポート番号は各アドレスに記憶されたデータのビットパターンとして表現されることを特徴とする。

【0009】

更に、本発明によるユニキャスト／マルチキャスト方式は、上記のユニキャスト／マルチキャスト方式において、1つの出力ポート番号に対してユニキャスト用バッファとマルチキャスト用バッファが割り当てられ、前記ヘッダ部は、前記出力インデックス情報に加えユニキャスト／マルチキャスト識別子を有し、前記宛先別振り分け部は前記出力ポート番号に加え前記ユニキャスト／マルチキャスト識別子を基に前記ゲート部を制御し、前記ゲート部は、前記タイミング生成部

より入力した前記内部セルを前記宛先別振り分け部により指定された出力ポートのユニキャスト用バッファ又はマルチキャスト用バッファに振り分けることを特徴とする。

【 0 0 1 0 】

更に、本発明によるユニキャスト／マルチキャスト方式は、上記のユニキャスト／マルチキャスト方式において、前記クロスポイントスイッチからの転送許可が下りたときに、前記マルチキャスト用バッファに内部セルの蓄積がある場合には、前記マルチキャスト用バッファに内部セルを優先的に前記クロスポイントスイッチに対して転送するバッファ管理部を更に備えることを特徴とする。

【 0 0 1 1 】

更に、本発明によるユニキャスト／マルチキャスト方式は、上記のユニキャスト／マルチキャスト方式において、前記ユーザデータは I P パケット又は A T M セルであることを特徴とする。

【 0 0 1 2 】

更に、本発明によるユニキャスト／マルチキャスト方式は、上記のユニキャスト／マルチキャスト方式において、前記複数のバッファの各々は F I F O 型バッファであることを特徴とする。

【 0 0 1 3 】

【発明の実施の形態】

以下、図面を参照して本発明の実施形態について説明する。

【 0 0 1 4 】

図 1 は本発明の実施形態によるユニキャスト／マルチキャスト方式を示すブロック図である。図 1 を参照すると、1 0 は I P (Internet Protocol) パケット、A T M (Asynchronous Transfer Mode) セル等のユーザデータをもとに、スイッチング専用の特殊なフォーマットの固定長のセル（以下、「内部セル」という。）を生成する内部セル生成部、1 1 は内部セルからヘッダ部を抽出する機能を有する内部セル受信部、1 2 はヘッダ部に含まれている出力インデックス情報に対応する出力ポート情報を出力ポート変換テーブル 1 3 を参照することにより得るインデックス検索部、1 3 はインデックス情報と実際の出力ポート番号情報とを、

ユニキャストに対しては1対1に、マルチキャストに対しては1対複数に対応させた形式で複数のインデックス情報と複数の出力ポート番号情報を記憶するテーブル、14は内部セルの出力を所定時間だけ遅延させるためのタイミング生成部、15は内部セルを蓄積するためのバッファ17-1~17-nへのルートとして機能するゲート部、16は出力ポート情報に応じてゲート部15を制御する宛先別振り分け部、17-1~17-nは各自の出力ポートに内部セルを蓄積することができるFIFO(First In First Out)型のバッファであり出力ポート別に用意されている。また、バッファ17-1~17-nの各々は、ユニキャスト用のバッファとマルチキャスト用のバッファに分けられる場合もある。19はバッファ17-1~17-nからのスイッチング要求に応じてクロスポイントスイッチを制御するスイッチング要求整理部である。

【0015】

次に、図1、2、3等を参照して、本発明の実施形態によるユニキャスト／マルチキャスト方式の動作を説明する。

【0016】

内部セル生成部10はIPパケット、ATMセル等のグローバルなユーザデータを本方式内でスイッチングするための内部セルに変換する。図3のフォーマット図に示すように、内部セル40は、ヘッダ部41とデータ部42とから成り、ヘッダ部41にはIPヘッダ、VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)等の宛先情報を、内部セルが装置内部で正しくスイッチングされるように、特殊かつ簡易な情報に変換したものが格納され、データ部42には元々のユーザデータが格納される。内部セル受信部11は、内部セル40を受信する(ステップS11)。また、内部セル受信部11は受信した内部セル40のヘッダ部41をインデックス検索部12に出力し、内部セル40の全体をタイミング生成部14に出力する(ステップS12)。インデックス検索部12はヘッダ部41内のヘッダ情報のうちの出力インデックス情報を抽出する(ステップS15)。また、インデックス検索部12はヘッダ部42の出力インデックス情報を抽出すると、出力ポート変換テーブル13に問い合わせることにより出力ポート番号を入手する(ステップS16)。インデックス検索部12は入手した

出力ポート番号を宛先別振り分け部 16 に対して送出する。宛先振り分け部 16 はインデックス検索部 12 から受信した出力ポート番号に従いゲート部 15 を制御する（ステップ S17）。このとき、出力ポート番号が 1 つのみである場合には 1 つの出力ポートに対してのゲートが開かれ、出力ポート番号が複数ある場合には複数の出力ポートに対してのゲートが開かれる。一方、タイミング生成部 14 内は、タイミング生成部 14 に送られた内部セルを、インデックス検索部 12 が出力ポート番号を検索してゲート部 15 の制御をするための所要時間だけ遅延させる（ステップ S13）。ゲート部 15 のルートが確定した後、内部セルはタイミング生成部 14 からゲート部 15 を通過して、ユニキャストセルの場合は出力ポートに対応した特定のバッファ 17-i ($1 \leq i \leq n$) に、マルチキャストセルの場合は複数のバッファ 17- i_1 、 \dots 、17- i_m ($1 \leq i_1, \dots, i_m \leq n$) に格納される（ステップ S14、S18）。バッファ 17-i 又は複数のバッファ 17- i_1 、 \dots 、17- i_m に内部セルが格納されると、バッファ 17-i 又は複数のバッファ 17- i_1 、 \dots 、17- i_m は、スイッチング要求整理部 19 に対してスイッチング要求を行う（ステップ S19）。スイッチング要求整理部 19 はある単位時間内に受け付けられた複数のバッファ 17-1 ~ 17-n からのスイッチング要求に対して公平になるように調停を行い、クロスポイントスイッチ 20 のルートを決定する（ステップ S20）。クロスポイントスイッチ 20 はスイッチング要求整理部 19 からのルート情報に基づいて内部セルが通過するルートを構築し、内部セルのスイッチングを行う（ステップ S21）。

【0017】

【実施例】

【実施例 1】

次に、実施例 1 について図 4、5 を参照して説明する。

【0018】

例えば出力ポート変換テーブル 13 として RAM(Random Access Memory) や ROM(Read Only Memory) のようなメモリ 13B を使用すると、インデックス検索部 12 として機能するメモリ読み出し制御回路 12B で抽出された出力インデッ

クス情報はこのメモリ 13 B のアドレスに、出力ポート番号はメモリ 13 B の各アドレスに書き込まれたデータに相当する。また、メモリ 13 B は宛先別振り分け部 16 も兼ねる。出力ポート番号はゲート 15 B の制御を容易にするためにビットパターン形式で格納される。ビットパターン形式の場合には、出力ポート数 n はメモリ 13 B のデータ幅と一致するため、予めデータ幅の広いメモリを使用して、完全なユニキャスト領域を予め作成しておくことによって、出力ポート数 n が増えた場合でもメモリ 13 B に対してマルチキャスト用のビットパターン情報を追加するだけで対応することが可能である。

【0019】

図5には、出力インデックス情報の種類が $4095 (= 2^{12} - 1)$ 種類、出力ポート数が 16 の場合のメモリ 13 B の内容の例が示されている。必要に応じて出力インデックス情報の種類を $65535 (= 2^{16} - 1)$ 種類に拡張することも可能である。アドレス $000H \sim 00FH$ の範囲がユニキャスト用であり、アドレス $010H \sim FFFH$ の範囲がマルチキャスト用である。このように、1つのビットのみ”1”であるビットパターンをユニキャスト用に用いて、複数のビットが”1”であるビットパターンをマルチキャスト用に用いることにより、マルチキャストのための構成と動作によりユニキャストも扱うことが可能となる。

【0020】

メモリ読み出し制御回路 12 B は内部セル受信部 30 からヘッダ部を受信すると、ヘッダ部から出力インデックス情報を抽出して、抽出された出力インデックス情報をアドレスとしてメモリ 13 B に対してリード動作をかける。すると、メモリ 13 B は、出力インデックス情報 (= メモリのアドレス) に相当するデータを出力ポート番号として出力する。ゲート部 15 B は、メモリ 13 B から出力されたデータのうち”1”が立っているビットに対応するバッファをイネーブル状態にする。

【0021】

一方、遅延回路 14 B に送られた内部セルはゲート部 15 B の各ルートが確定するまでの処理時間分だけ遅延回路 14 B 内で遅延させられる。ゲート 15 B の内部ルートが確定した後、内部セルが遅延回路 14 B から出力され、ゲート 34

のイネーブル状態のバッファを通過することによって、イネーブルされたバッファに対応するFIFO型バッファのみに書き込まれる。マルチキャストセルの場合はFIFO型バッファ17B-1~17B_nのうちの複数のFIFO型バッファに、ユニキャストセルの場合はFIFO型バッファ17B-1~17B_nのうちの1つのFIFO型バッファに書き込まれる。

【0022】

〔実施例2〕

実施例2によれば、マルチキャストセルを優先的にスイッチングしたい場合でも既存の回路構成に対してユニキャスト／マルチキャスト別個に回路を設ける必要がない。

【0023】

次に、実施例2について図6、7を参照して説明する。

【0024】

FIFO型バッファ17C-1~17C-_nは出力ポート別に設けられ、FIFO型バッファ17D-1~17D-_nも出力ポート別に設けられる。FIFO型バッファ17C-1~17C-_nは、ユニキャスト用であり、FIFO型バッファ17D-1~17D-_nはマルチキャスト用である。また、FIFO型バッファ17C-*i*とFIFO型バッファ17D-*i*は*i*番目の出力ポート用である。ゲート部15Bは実施例1のものと同一である。ゲート部15Cは実施例2で追加されたゲート部であり、ゲート部15Bを通過した内部セルをユニキャスト用のFIFO17C-*i*又はマルチキャスト用のFIFO17D-*i*に択一的に供給する。内部セル10、メモリ13B、遅延回路14Bは実施例1のものと同一である。

【0025】

図7に、実施例2で使用される内部セルのフォーマットを示す。図7を参照すると、実施例2で使用される内部セル40はヘッダ部41にユニキャスト／マルチキャスト識別子71と出力インデックス情報72を持つ。また、実施例1と同様に、IPパケット、ATM等のグローバルなユーザデータはデータ部73に格納される。

【0026】

内部セル受信部50は、内部セルを受信すると、内部セルのヘッダ部を抽出し、メモリ読み出し制御回路12Cに送出する。メモリ読み出し制御回路12Cはヘッダ部のうちユニキャスト／マルチキャスト識別子71をゲート部15Cに出力し、出力インデックス情報72をメモリ53に出力する。メモリ53は、実施例1と同様に、出力インデックス情報に対応したビットパターンを出力し、ゲート部15Bも、実施例1と同様に、ビットパターンのうちで値が1であるビットに対応したバッファをイネーブル状態にする。また、ゲート部15は、ユニキャスト／マルチキャスト識別子の値によってユニキャスト用FIFO型バッファ17C-i又はマルチキャスト用FIFO型バッファ17D-iに対応するバッファをイネーブル状態にする。一方で、実施例1と同様に、内部セル受信部10から遅延回路14Bが受け取った内部セルは遅延回路14Bで所定時間待たされた後、ゲート部15Bのイネーブル状態となっているバッファを通過する。更に、ゲート部15Bのイネーブル状態となっているバッファを通過した内部セルは、ユニキャスト／マルチキャスト識別子によりユニキャストが指示されているときにはユニキャスト用FIFO型バッファ17C-iに対応するゲート部15Cのバッファを通過してユニキャスト用FIFO型バッファ17C-iに書き込まれ、ユニキャスト／マルチキャスト識別子によりマルチキャストが指示されているときにはマルチキャスト用FIFO型バッファ17D-iに対応するゲート部15Cのバッファを通過してマルチキャスト用FIFO型バッファ17D-iに書き込まれる。バッファ管理部17E-1～17E-nはFIFO型バッファ17C-1～17C-n、17D-1～17D-nへの内部セルの蓄積の有無を監視しており、いずれかのFIFO型バッファに内部セルが格納されるのを確認するとスイッチング要求整理部19に対してスイッチング要求を行う。また、バッファ管理部17E-1～17E-nはスイッチング要求整理部19からクロスポイントスイッチへの転送許可が下りた時、マルチキャストセルの蓄積がある場合にはマルチキャストセルを優先的にクロスポイントスイッチに対して転送する。

【0027】

【発明の効果】

以上説明したように本発明によれば以下の効果が奏される。

【0028】

第一には、ユニキャストセルをマルチキャストセルの特殊な形として同一化することによって、セルを処理するための回路をユニキャスト用／マルチキャスト用と別個に設ける必要が無いため、処理回路を簡略化することができる。

【0029】

第二には、従来技術ではユニキャストセルとマルチキャストセルを別のものとして処理していたため、装置内部で蓄積するためのバッファも別個に用意していたが、本発明によれば、マルチキャストセルをユニキャストセル化してしまうため、マルチキャスト用のバッファが不要となる。

【0030】

第三には、マルチキャスト機能を有さない（複数方路に対して同時に接続できない）クロスポイントスイッチを使用してもマルチキャストを実現する事が可能となる。

【図面の簡単な説明】

【図 1】

本発明の実施形態によるユニキャスト／マルチキャスト方式の構成を示すブロック図である。

【図 2】

本発明の実施形態による図 1 に示すユニキャスト／マルチキャスト方式の動作を示すフローチャートである。

【図 3】

本発明の実施形態のユニキャスト／マルチキャスト方式で使用する内部セルのフォーマット図である。

【図 4】

本発明の実施例 1 によるユニキャスト／マルチキャスト方式の構成を示すブロック図である。

【図 5】

本発明の実施例 1 によるユニキャスト／マルチキャスト方式のメモリ 13B の

記憶内容を示す図である。

【図 6】

本発明の実施例 2 によるユニキャスト／マルチキャスト方式の構成を示すブロック図である。

【図 7】


本発明の実施例 2 によるユニキャスト／マルチキャスト方式で使用する内部セルのフォーマット図である。

【符号の説明】


- 1 0 内部セル生成部
- 1 1 内部セル受信部
- 1 2 インデックス検索部
- 1 3 出力ポート変換テーブル
- 1 4 タイミング生成部
- 1 5 ゲート部
- 1 6 宛先別振り分け部
- 1 7 - 1 ~ 1 7 - n バッファ
- 1 9 スイッチング要求整理部
- 2 0 クロスポイントスイッチ

【書類名】 図面


【図 1】




【図 2】



【図 3】



【図 4】



【図5】

		出力ポート番号																
		1	1	1	1	1	1	0	9	8	7	6	5	4	3	2	1	0
インデックス値	001 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
	002 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	10
	003 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	100
	004 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	000
	005 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0000	
	006 _H	⋮																
	00F _H	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	010 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	11
	011 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	101
	012 _H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	001
	⋮	⋮																
	⋮	⋮																
	⋮	⋮																
	⋮	⋮																
	⋮	⋮																
	⋮	⋮																
FFF _H	⋮																	


ユニキャスト用

マルチキャスト用


ユニキャスト用

マルチ
キャスト用

【図 6】



【図 7】



【書類名】 要約書

【要約】

【課題】 ユニキャストセルとマルチキャストセルとを同一の回路で扱うことを可能とするユニキャスト／マルチキャスト方式を提供する。

【解決手段】 出力ポート変換テーブル 1 3 は出力インデックス情報と出力ポート番号との関係をユニキャストに対しては 1 対 1 の関係で、マルチキャストに対しては 1 対複数の関係で格納する。インデックス検索部 1 2 は、内部セル内の出力インデックス情報に対応した出力ポート番号を宛先別振り分け部 1 6 に出力する。宛先別振り分け部 1 6 による制御により、ゲート部 1 5 は、ユニキャストに対してはバッファ 1 7 - 1 ~ 1 7 - n のうちの 1 つのバッファに内部セルを書き込み、マルチキャストに対してはバッファ 1 7 - 1 ~ 1 7 - n のうちの複数のバッファに内部セルを書き込む。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日	1990年 8月29日
[変更理由]	新規登録
住 所	東京都港区芝五丁目7番1号
氏 名	日本電気株式会社